DIALOG(R)File 352:Derwent WPI

(c) 2002 Derwent Info Ltd. All rts. reserv.

008349347

\*\*Image available\*\*

WPI Acc No: 1990-236348/199031

Related WPI Acc No: 1999-127509

XRAM Acc No: C90-102318 XRPX Acc No: N90-183163

Crystalline semiconductor thin film prodn. - by contacting amorphous semiconductor film surface with planar graphite jig to heat treat it

Patent Assignee: EPSON CORP (SHIH )

Number of Countries: 001 Number of Patents: 001

Patent Family:

Patent No

Applicat No / Kind Date Week Kind Date

JP 2165620

19900626 JP 88321362

19881220 199031 B

Priority Applications (No Type Date): JP 88321362 A 19881220

Patent Details:

Patent No Kind Lan Pg Main IPC

Filing Notes

A

JP 2165620

6 A

Abstract (Basic): JP 2165620 A

Method comprises contacting the surface of an amorphous semiconductor thin film deposited on an amorphous insulation substrate, with a planar graphite jig having a dot-like projecting structure to heat treat the thin film until it is recrystallised. USE - For semiconductor wafer prodn. facilities.

Dwg.2g/2

Title Terms: CRYSTAL; SEMICONDUCTOR; THIN; FILM; PRODUCE; CONTACT;

AMORPHOUS; SEMICONDUCTOR; FILM; SURFACE; PLANE; GRAPHITE; JIG;

HEAT; TREAT

Derwent Class: J04; L03; U11; U13

International Patent Class (Additional): C03B-001/02; H01L-021/20

File Segment: CPI; EPI

DIALOG(R)File 347:JAPIO

(c) 2002 JPO & JAPIO. All rts. reserv.

03190120

\*\*Image available\*\*

CRYSTAL GROWTH OF SEMICONDUCTOR THIN FILM

PUB. NO.:

**02-165620** [JP 2165620 A]

PUBLISHED:

June 26, 1990 (19900626)

INVENTOR(s): TAKENAKA SATOSHI

APPLICANT(s): SEIKO EPSON CORP [000236] (A Japanese Company or Corporation)

, JP (Japan)

APPL. NO.:

63-321362 [JP 88321362]

FILED:

December 20, 1988 (19881220)

**INTL CLASS:** 

[5] H01L-021/20; H01L-021/263; C30B-001/02

JAPIO CLASS: 42.2 (ELECTRONICS -- Solid State Components); 13.1 (INORGANIC

CHEMISTRY -- Processing Operations)

JAPIO KEYWORD:R004 (PLASMA); R096 (ELECTRONIC MATERIALS -- Glass

Conductors); R100 (ELECTRONIC MATERIALS -- Ion Implantation)

JOURNAL:

Section: E, Section No. 978, Vol. 14, No. 429, Pg. 29,

September 14, 1990 (19900914)

#### ABSTRACT

PURPOSE: To manufacture a thin film semiconductor device having excellent characteristics by a method wherein an amorphous semiconductor thin film is placed on a flat graphite jig having dot-shaped protrusions with arbitrary intervals so as to bring the surface of the amorphous semiconductor thin film into contact with the protrusions and subjected to a low temperature thermal treatment to recrystallize the amorphous thin film.

CONSTITUTION: An amorphous silicon thin film 1-2 is placed on a flat graphite jig 1-3 having dot-shaped protrusions 1-4 so as to bring the surface of the amorphous silicon thin film 1-2 into contact with the protrusions 1-4. Then the amorphous silicon thin film is subjected to a low temperature thermal treatment at 500 deg.C-700 deg.C for solid growth. As solid growth progresses, crystal grains growing from both the the directions collide with each other at the middle point between the two adjoining contact points 1-6 to form a crystal grain boundary 1-7. Thus, a large grain diameter polycrystalline silicon thin film whose positions of the crystal grain boundaries are controlled by the intervals between the dot-shaped protrusions is formed. With this constitution, a silicon thin film having excellent characteristics can be formed.

# 訂正有り

⑲日本国特許庁(JP)

① 特許出願公開

## 四公開特許公報(A)

平2-165620

fint. Cl. 3

識別記号

庁内整理番号

@公開 平成2年(1990)6月26日

H 01 L 21/20 21/263 # C 30 B 1/02

7739-5F

8618-4G

審査請求 未請求 請求項の数 1 (全6頁)

**公発明の名称** 

半導体薄膜の結晶成長方法

②特 顧 昭63-321362

**@出 顧 昭63(1988)12月20日** 

@発明者 竹中

数 長野県諏訪市大和3丁目3番5号 セイコーエブソン株式

会社内

**向出 願 人 セイコーエブソン株式** 

東京都新宿区西新宿2丁目4番1号

会社

四代 理 人 弁理士 上柳 雅普 外1名

明福書

1. 発明の名称

半導体存膜の結晶成長方法

2. 特許請求の範囲

非品質絶縁基板上に、非品質半導体薄膜を堆積させ、該非品質半導体薄膜を500℃~700℃の低温熱処理により再結品化させる半導体である出版投方法において、任意の間隔をおいて、存取の変起構造を有する平均の表面を提触されて、前記非品質半導体薄膜の表面に通過処理することを特徴とする半導体薄膜の結晶成長方法。

3 発明の辞組な説明

[産業上の利用分野]

本発明は、石英基板あるいはガラス基板のような非晶質絶縁基板上に結晶性の優れた半導体薄膜を成長させる方法に関する。

[従来の技術]

非品質絶縁基板あるいは非品質絶縁膜上に、 箱

基方位の揃った結晶粒径の大きな多結晶シリコン 得度、あるいは単結晶シリコン薄膜を形成する方 Insu 法比 SOI(Silicon On 1ator)技術として知られている。 大きく分類すると、 捐造形成技術。 意葉図書 )。 再結晶化法 エピタキシャル法 絶縁層塩の込み 法、貼り合力せ法という方法がある。 再結晶化法 レーザーアニールあるいは電子ピームアニ ールによりシリコンを溶験再結晶化させる方法と、 溶融する温度までは昇温させずに照相成長させる 盟相成長法の2つに分類される。 比較的低調で再 結晶化できるという点で固相成長法が優れている。 5 5 0 ℃の低温熱処理にもかかわらずシリコン薬 膜の結基粒が成長したという結果も報告されてい Devic (IEEE Blectron Letters, vol. EDL-8, No. 8, p 3 6 1, August 1987 }.

[本発明が解決しようとする課題]

前記選相成長法においては、 結晶成長の始点となる単結晶シリコンシードが必要となる。 鉄単箱

レーザービームあるいは電子ビームのようなエネルギービームを基板の会面にわたって走査させて結晶成長させるような従来の方法では、エネルギービーム履射を走査することによる結晶成長の不均一が生じる。 表面形状は凹凸が大きい。 また非晶質絶縁基板の反りも問題となる。 特に軟化溢

記非品質半導体薄膜の表面を接触させて設置して 低温熱処理することにより前記非品質薄膜を再結 品化させることを特徴とする。

#### [雲蓮例]

. 第1回(a)に於て、 1-1は非品質組織基板 である。 石英基板あるいはガラス基板などが用い られる。 BiOェで覆われたSi基板を用いるこ ともある。石英基板あるいはSiOzで覆われた S1番板を用いる場合は1200℃の高温プロセ スにも耐えることができるが、ガラス基板を用い る場合は軟化温度が低いために約800℃以下の 低温プロセスに制限される。 はじめに非品質絶縁 基板1-1上に非品質シリコン課業1-2を堆積 させる。放非品質シリコン薄度1-2は一様で 兼小な結晶子は含まれておらず結晶成長の核が会 く存在しないことが望ましい。 LPCVD法の場 合は、デポ温度がなるべく低くて、デポ速度が早 い条件が適している。 シランガス(SiH。)を 用いる場合は500℃~580℃程度。 ジシラン ガス(SiaH。)を用いる場合は300℃~50 皮の低いガラス基板を用いた場合にはこの問題は 大きくなる。また、エネルギービームを制弾性よ く定変するための高質な装置が必要となる。

本発明は、SOI法、特に固相成長法において、ランダムにはが生成するという問題点を解決し、 基板全面にわたって均一で結晶粒径の大きな表面形状の平坦なシリコン溶膜を形成し、しかもその結晶粒界の位置を制御することを目的としたのである。 では 一次 石英基板 といる である は ない 簡単な方法で特性の 優れた 溶膜トランジス を提供する方法で特性の 優れた 溶膜トランシスタ などのような薄膜半導体装置を作製する方法を提供するものである。

#### 【課題を解決するための手段】

本発明の半導体専旗の結晶成長方法は、 非晶質 能線基板上に、 非晶質半導体薄膜を堆積させ、 該 非晶質半導体薄膜を 5 0 0 ℃~ 7 0 0 ℃の低温熱 処理により再結晶化させる半導体薄膜の結晶成長 方法において、 任軍の関陽をおいてドット状の突 起標逸を有する平面グラファイト治具の上に、 辞

○℃程度のデポ温度で分解堆積が可能である。 リシランガス(SiュHa)は分解温度がより低い。 デボ湿度を高くすると堆積した膜が多結晶になる ので、 S i イオン住入によって一旦非昌賞化する 方法もある。 プラズマCVD法の場合は、 基根油 皮が宝温から500℃以下の低温でも成膜できる。 また、デポ直前に水煮プラズマあるいはアルゴン プラズマ処理を行えば、 碁板表面の清浄化と成業 を連続的に行うことができる。 光昏紀CVD没の 場合も500℃以下の低温デポ及び基度委員の清 浄化と成蹊を連続的に行うことができる点で効果 的である。 BB蒸着法等のような資裏空蒸着油の 場合は裏がポーラスであるために大気中の鞭索を 異中に取り込み易く、 結晶成長の妨げとなる。 こ のことを防ぐために、 奥空雰囲気から取り出す前 に300℃~500℃程度の低温熱処理を行い膜 を微密化させることが有効である。 スパッタ法の 場合も高真空蒸着法の場合と同様である。

次に、第1図(b)に示されるように、 ドット 状の突起構造1-4を有する平面グラファイト製 続いてこの様に平面グラファイト製冶具の上に おかれた非晶質シリコン薄膜を、 石英アニール炉 の中にいれて 5 0 0 ℃~ 7 0 0 ℃の低温熱処理を 行い、前配非晶質シリコン薄膜を固相成長させる。 アニール雰囲気としては、 窒素ガス、 水素ガス、 アルゴンガス、 ヘリウムガスなどを用いる。 1 ×

0 0 ℃として述べてきたが、 更に低温例えば40 ○℃~500℃の熱処理でも固相成長する可能性 がある。 低温アニールでは選択的に、 結晶成長の 活性化エネルギーの小さな結晶方位を持つ結晶粒 のみが成長し、 しかもゆっくりと大きく成長する。 第1図(c)は固相成長過程の途中の段階を示 す図である。 園根成長が進行し、 隣合う2個の前 記接触点1-6の中間点で、 両方向から成長して きた結晶位がぶつかり合い、 結晶粒界1-7が形 成された様子を第1図(d)に示す。 ある結晶粒 罪 1 - 7 とその隣の結晶粒界 1 - 7 との間が結晶 相となる。 前に述べたように、ドット状の突起構 遠1−4の間隔しを例えば20μmにすれば。 箱 品相1~5は前記接触点1~6中心として一辺2 Ο μ m の結晶領域となる。 この様にして、 結晶粒 界の場所が制御された大粒後多結晶シリコン薄膜 が作製される。第1図(e)は、 鉄大粒径多結晶 シリコン薄膜を示している。

本発明を用いて作製した大粒径多結晶シリコン 溶膜を、 薄膜トランジスターに応用した例を第2 10-4から1×10-18Torrの高真空雰囲気で アニールを行ってもよい。 芳園気ガスの1000 でにおける熱伝導率は、 窒素ガスで約7。 4×1 O-2(W/m·K)。 アルゴンガスで約5. O×1 O-#.(W/m·K), ヘリウムガスで約41. 9× 10-t(W/m·K)。 水素ガスについても再程度 である。 前に述べたグラファイトの熱伝導率の値 はこれらに比べて2~3折も大きい。 従って,平 面グラファイト製冶具1~3のドット状の突起槽 直1-4との接触点1-8がシードとなり、 狭シ - ドを中心として放射状に前記弁品質シリコン標 膜1-2が固相成長を始める。 この様子を第1回 (c)に示す。 1-5は、ドット状の突起構造1 - 4と非晶質シリコン部膜1-2との接触点1~ 8をシードとして固相成長した結晶相を示してい る。このように関相成長の始点となるシードが、 アニール雰囲気ガスよりも熱伝導率の高い物質を 接触させることによって生成されるので、 固組成 長の為の熱処理温度をより低温にすることが可能 になる。これまでは、熱処理温度は500℃~7

辺にしたがって 説明 する。 第1回 (e) に示すよ うに、結晶粒界1-7の位置が分かっているので この場所を遊けて、 結晶相1~5をチャネル領域 となるように得頭トランジスターを作製する。 前 述のようにして作製された大牧径多結晶シリコン 遠瞻基版を第2図(a)に示す。、2-1は非晶 世級経済板である。 2-2は固相成長により形成 された結晶相である。2~3は結晶粒界である。 次に前記シリコン帯膜をフォトリソグラフィ法に よりパターニンして第2箇(b)に示すように鳥 状にする。この時、結晶相2-2が島状パターン の中心部になるようにパターニングする。 さに 第2回(c)に永されているように、ゲート酸化 直2-4を形成する。 誰ゲート酸化膜の形成方法 としてはLPCVD法、 あるいは光慮起CVD法、 あるいはプラズマCVD法 ECRプラズマCV D注 あるいは高真空蒸着法、あるいはプラズマ 酸化法 あるいは高圧酸化法などのような500 で以下の低温方法がある。 酸低温方法で成膜され たゲート酸化腺は、 熱処理することによってより

設密で界質単位の少ない優れた譲となる。 非晶質 熱録基板 2 − 1 として石英基板を用いる場合は、 熱酸化決によることができる。 禁熱酸化法には d r y 酸化法とwet酸化法とがあるが、 酸化温度 は 1 0 0 0 ℃以上と高いが顕質が優れていること から d r y 酸化法の方が適している。

続いて第2回(e)に示すように、前配ゲート 電価2-5をマスクとして不純物をイオン注入し、

ら数μ皿程度が普通である。 窓化膜の形成方法としては、 LPCVD法あるいはプラズマCVD法などが簡単である。 反応には、 アンモニアガス (ドH3) とシランガスと窒素ガスとの混合ガスなど おるいはシランガスと窒素ガスとの混合ガスなど を用いる。

ここで、水素プラズマ法、あるいは水素イオン 注入法、あるいはプラズマ蜜化膜からの水素の拡 飲法などの方法で水素イオンを導入すると。ゲート酸化膜界面などに存在するダングリングボンド などの欠陥が不活性化される。この様な水素化工 環は、層間絶縁度2~9を復居する前におこなっ てもよい。

次に第2回(g)に示すように、前紀層関絶経 膜及びゲート絶縁度にコンタクトホールを形成し、 コンタクト電極を形成しソース電極2-10およ びドレイン電極2-1.1とする。 放ソース電極及 びドレイン電極は、アルミニュウムなどの金属材料で形成する。 この様にして再携トランジスタが 形成される。

自己整合的にソース領域2-6およびドレイン値 城2~7を形成する。 同図に於て2~2 はまった くの結晶領域であり、 これはMOS型舞業トラン ジスタのチャネル領域となる。 結晶拉昇2-3は ドレイン領域2~7の中に埋もれるので、 トラン ジスタ特性にはなんら悪影響を与えない。 前記不 補物としては、 N c h トランジスタを作製する場 合はP · あるいはAs · を用い、Pchトランジ スタを作製する場合はB、券を用いる。 不純物派 加方法としては、イオン注入方の他に、 レーザー ドーピング法あるいはプラズマドーピング法など の方法がある。 2-8で示される矢印は不純独の イオンピームを表している。 前記非品質絶縁基板 2-1として石英基板を用いた場合には触拡散法 を使うことができる。不頼物温度は、 1×10! から1×102°cm~3程度とする。

続いて第2回(4)に示されるように、 層間総 緑質2-9を復居する。 萩層関絶縁度材料として は、 酸化製あるいは窒化質などを用いる。 絶縁性 が良好ならば順厚はいくらでもよいが、 数千人か

#### [発明の効果]

非品質的線差板上に結晶粒界の場所が制御された結晶性の優れたシリコン薄質を作製することが可能になったのでSOI技術の発展に大きく寄与するものである。 グラファイトなどのような熱伝 等率の高い材質の治具を用いることによってシードを形成するのでフォト工程など、 工程数はまっ

たく増えない。 6 0 0 ℃以下の低温のプロセスでも作製が可能なので、 価格が安くて耐熱温度が低いガラス差板をもちいることができる。 優れたシリコン海膜が得られるのにかかわらずコストアッ

固相成長法において、 熱処理の雰囲気ガスよりもきわめて大きな熱伝導率を有する材質で作成された治異を、 非品質シリコン溶膜に接触させて熱処理することによって、 前記非品質シリコン溶膜上に温度差が生じ、 この接触点は雰囲気ガスよりも高い温度となる。 この様にしてシードが形成される。 徒って、 固相成長のための熱処理温度を更に低温にすることが可能になる。

非品質組録基板上に使れた特性の薄膜トランジスタを作製することが可能となるので、ドライバー回路を同一基板上に集積したアクティブマトリクス基板に応用した場合にも十分な高速動作が実現される。さらに、電波電圧の低減、消費電波の低減、信頼性の向上に対して大きな効果がある。また、600℃以下の低温プロセスによる作製も

できる.

**プとはならない** 

1

以上薄膜トランジスタを例として説明したが、 パイポーラトランジスタなど薄膜を利用した素子に対 しても、本発明を応用することができる。また、 三次元デバイスのようなSOI技術を利用した素子に対しても、本発明を応用することができる。

### 4. 図面の簡単な説明

第1図(a)から(e)は、本発明における半 導体得度の結晶成長方法を示す工程断面図である。 第1図(f)は、平面グラファイト製冶具の平 面図である。

第2図(a)から(g)は、本発明を、 存取トランジスタに応用した場合の例を示す存取トランジスタの工程図である。

1-1:非晶質絶縁基板

1-2:非晶质半導体薄膜

1-3 ; 平面グラファイト製冶具

1-4;ドット状突起構造

可能なので、アクティブマトリクス基板のてい価 格か及び大面積化に対してもその効果は大きい。

本発明を、光電を投資をというでは、 大電子の は、 大電子の は、 で、 は、 で、 で、 との は、 で、 との は、 で、 との は、 と

石英基板やガラス基板だけではなく、 サファイ ア基板 (AlzOz) あるいはMgO・AlzOz, BP, CaFz等の結晶性絶縁基板も用いることが

1-5 ; 結晶相


1-7 : 結晶粒界

2-2 ; 結爲相


以上

出職人 セイコーエブソン株式会社 代理人弁理士 上御職者 ((位1名)

## 特別平2-165620(6)



第 1 図



第 2 図





図 1 寒



第 2 図